Citations:

- Patent Application Laid-open No. Sho 63-276935 U.S. Patent No. 4,481,625 Patent Application Laid-open No. Hei 4-117709 Patent Application Laid-open No. Hei 3-87907 1.
- 2.
- 3.
- 4.

-TRANSLATION-

Attny's Docket

PTO's Mailing Number: 096976

6488-B

PTO's Mailing Date: March 25, 2003

NOTICE OF THE REASON FOR REFUSAL

Patent Application Number

: 518379/'93

Date considered by the Examiner

: March 18, 2003

Patent Office Examiner

: Osamu Kawabata

Attorney for the applicant

: Masaki YAMAKAWA (and other five

persons)

Being rejected under Patent Law Art. 29, Para. 2

The application identified above is refused for the reason noted below. Any argument in opposition should be filed within three months from the mailing date of this Notice.

REASON

The invention described in claims of this application can not be granted a patent because, in accordance with Article 29, Paragraph 2, it had been possible for a person of ordinary knowledge in the technological field to which the invention belongs to have invented such an invention with ease on the basis of the invention made known in Japan or in the foreign country in the publications below prior to the present application.

REMARKS

Regarding Claims 1-7:

Citations 1 to 4 listed below are referred to.

As disclosed in Citations 1 and 2, a high speed bus itself is known, and it is clearly desirable for the bus current to be a constant current. Further, Citations 3 and 4 disclose constant current circuits arranged to output a plurality of constant currents by making use of transistors and comparators.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-276935

(43)Date of publication of application: 15.11:1988

(51)Int.Cl.

H04L 11/00

(21)Application number: 62-030123

(71)Applicant:

SEIKO INSTR & ELECTRONICS LTD

(22)Date of filing:

12.02.1987

(72)Inventor:


TACHIBANA HITOSHI


(54) HIGH SPEED BUS ARBITRATION CIRCUIT

(57)Abstract:

PURPOSE: To attain bus acquisition by providing a constant current source to each unit, allowing a unit issuing a bus request to supply it to a bus line, and allowing each unit to detect a voltage drop across a resistor provided to the line thereby judging whether the request is addressed only to itself or to plural stations.

CONSTITUTION: When each unit does not issue any request, a switch 3 is turned OFF, no current flows to a bus line 5 and no voltage drop exists across a resistor 6 and the voltage of the line 5 is zero. When a unit desires to acquire a bus, a request signal is outputted from a bus requester 2 to the switch 3 after zero voltage is confirmed by a level comparator, an output current from a constant current source 1 is fed to the line 5 to cause a voltage of e.g., 2.5V across the resistor 6. Then the pulse comparator 4 compares the voltage and when the voltage is 2.5V, it is recognized that the acquisition request comes from the station only and the voltage is restored to zero after the real cycle. If a request exists earlier, since the voltage reaches 2.5V, retrial is actuated after being in the standby state.





(or 5∇ , when two units γ mutually contend)

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]


[Date of registration]


[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office





CITATION

未請求

⑲ 日本国特許庁(JP)

① 特許出願公開

母公開特許公報(A)

昭63-276935

(全3頁)

@Int_Cl_4

識別記号

庁内整理番号

@公開 昭和63年(1988)11月15日

H 04 L 11/00

320

7928-5K

発明の数 1

高速バスアビトレーション回路 49発明の名称

> 頤 昭62-30123 ②特

四出 願 昭62(1987)2月12日

Æ 仍発 明 者 立

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

犯出 セイコー電子工業株式 東京都江東区亀戸6丁目31番1号

審査請求

会社

外1名 弁理士 最上 務 30代 理 人

1. 発明の名称

斉速パスアピトレーション 巨路

2. 特許請求の範囲

複数のパス裏有機能をもつ名ユニットにおいて、 前記、バス獲得を前記各ユニットに通知するため の危旋を出力する定電放棄と、バス獲得要求復写 を発生するパスリクエスタと、前記定程模拟の出 力を前記パスリクエスタの夏求信号に従いパスラ インへがオスイッチと、前記パスラインの電圧を 検知しパス銭券要求が、一つか複数かを判別する レベルコンパレータとで構成されていることを特 批とする高速パスアピトレーション四路。

3. 発明の詳額な説明

《産業上の利用分野》

本発明は、計算機等で複数のユニットがパスを 交互に獲得してデータ転送動作する場合の訓罪回 路に困する。

く発明の概要)

水苑明は、各ユニットがパスを装得する際に、

パスラインに定憶液を厳し、その電圧レベルを検 知することで高速なアピトレーションを可能とす るものである.

(従来の技術)

従来、第3段に示すように、パス獲得を摂求す る複数のパスリクエスタとは別にパスアピタ回路 が設置されており、パスリクエスタから出力され るパス獲得要求信号はパスリクエストラインを必 してパスアピタに行き、それに対するパスアクノ レッチ信号を受けとったものが、パスを褒毀でき **.**

《発明が解決しようとする問題点》

しかし、従来のアピトレーション回路では、必 ずパスアピタが別に必要であり、またパスライン も庭低 2 本は使用している。 更にアピトレーショ ンを行なう点の処理時間も5 0 nS~ 1 0 0 nSかか っており速度的にも不利であった。

そこで、本発明は、従来のこのような欠点を開 **抉するため、アピタを別に置かず、またパスライ** ンも1本のみ使用し、更に処理時間も10AS前後 で移わらせることを目的としている。 〈関題点を解決するための手段〉

〈作用〉

上記問題点を解決するために、本発明は、各ユニット毎に定世逸双を持ち、パスリクエストを出しているユニットはそれをパスラインに返し、パスラインについている紙前の電圧低下を各ユニット毎に検知し、リクエストが自分だけが、複数がを判断してバスを複符するようにした。

上記のような手段により、現在のバスの使用状況、およびバスリクエストを出力した時の他のリクエスタの状況が1本のバスラインで検出でき、かつ高速なアピトレーションが可能である。 〈本海療〉

以下に、この発明の実施例を、図面にもとづいて説明する。第1回において各ユニットのどれもが要求を出していない時はスイッチ3はOFFであり、パスライン5には電波が流れておらず、そのため抵抗6の電圧降下がなく、パスライン5の電圧はOVである。今、一つのユニットがバスを

おいた後、何びリクエストを出す。この理証時間を各ユニット毎に変えておくと、二度めのバス環特要求に時間差が生じるため、一番運延時間の少ないものが獲得することになる。これにより各ユニットの優先順位をつけることが可能である。 (発明の効果)

以上説明したように、本記明によれば、名ユニット毎にわずかの回路を設けるだけで、独立した パスアピタがいらず、パスラインも1本のみ使用 するだけでよく、かつ高速にパスアピトレーショ ンを行なうことができるという効果を有する。 4. 図面の簡単な説明

第1 図は、本発明におけるユニット内のアピトレーション構成図、第2 図は本境明における複数のユニットが接続された場合の構成図、第3 図は 従来のアピトレーション構成図である。

- 1 一定電換板
- 2 パスリクエスタ
 - 3 … スイッチ・
 - 4 … レベルコンパレータ


扱口しようとした場合、パスラインの電圧が 0 V であることをレベルコンパレータ 4 が確認した上でパスリクエスタ 2 は要求信房をスイッチ 3 へ出力する。スイッチ 3 はその信房を受けて定電流数 1 の出力電波をパスライン 5 へ放す。パスライン 5 は、鉱坑 6 で終端されており、例えば電波値が 1 0 mAで抵抗値が 2 5 0 0 の時は、 2 . 5 V の間圧がパスライン上にあらわれる。

次にユニットでは電圧が安定した時点で、パスラインの電圧をレベルコンパレータ4でコンパレートする。そしてその結果が2.5Vであれば、パス複母要求は自分だけであることを知り、そのまま次の実サイクルに入る。そしてサイクルが終了した時点で要求信号を止め、スイッチ3をOFFし、パスライン5の電圧をOVに戻す。

もし複数のユニットが同時にバス獲得要求を出 した場合は、各ユニットから及される電波が加算されるため+5 V以上になる。各ユニットは、こ の電圧をレベルコンパレータイで検知した場合、 一度リクエスト借号を止めある一定時間の選延を

5 -- パスライン 6 -- 低航

> 出順人 セイコー電子工業株式会社 代理人 弁理士 最 上 あ (他1名)



模数:2二十二時統24元時会の模式図 第 2 図

